在人工智能与高性能计算领域，存储性能瓶颈正成为制约行业发展的关键因素。随着算力需求的指数级增长，传统存储架构已难以满足海量数据实时处理的需求，DRAM与NAND闪存厂商纷纷加速技术革新，试图突破现有物理限制。
当前存储市场面临多重挑战：HBM（高带宽内存）虽通过垂直堆叠技术提升了带宽，但受限于单堆容量（32-64GB）与侧边放置的物理结构，数据传输延迟问题突出；NAND闪存虽具备成本优势与大容量特性，却因与主计算芯片距离较远，读写速度始终无法达到DRAM级别。这种技术矛盾在AI训练等场景中尤为明显——模型参数规模突破万亿级后，存储带宽与容量已成为制约训练效率的核心因素。
闪迪提出的HBF（高带宽闪存）技术方案为行业提供了新思路。该技术借鉴HBM的分层架构，通过硅通孔（TSV）实现多层NAND闪存的垂直堆叠，将单堆容量提升至4TB级别。这种设计在保持NAND低成本优势的同时，通过优化互连结构显著提升了数据传输效率。不过，HBF仍属于过渡性方案，其架构本质仍是存储与计算分离，难以满足未来AI算力对低延迟的严苛要求。
真正引发行业关注的是闪迪最新公布的3D堆叠专利技术（US 12,430,274 B2）。该方案创造性地将NAND存储裸片直接堆叠在主计算芯片下方，形成"计算-存储"垂直集成架构。主计算芯片（如AI加速器或GPU）与搭载CMOS键合阵列（CBA）的NAND存储层通过宽通道互联，实现GB级数据的高速传输。与此同时，系统仍保留HBM作为高速缓存，形成"HBM处理即时任务+NAND存储海量数据"的分级存储体系。
这种架构的优势在于突破了传统中介层的物理限制。通过将NAND存储层与CMOS逻辑电路层整合为单片结构，系统在降低传输延迟的同时，减少了30%以上的整体功耗。专利文档显示，该技术可支持多核处理器与多个CBA存储裸片的直接互联，形成模块化计算单元，特别适用于需要处理TB级数据的AI推理场景。
尽管技术蓝图已具雏形，但量产化仍面临诸多障碍。宽通道互联技术需要突破0.1mm级微凸点焊接精度，跨裸片布线方案对材料热膨胀系数匹配提出严苛要求。更关键的是，单封装集成NAND与DRAM将推高制造成本，如何在性能提升与成本控制间找到平衡点，将成为技术落地的关键考验。
当前，行业主流方案仍采用"HBM侧边并置"的成熟架构，这种技术门槛较低的设计已实现商业化应用。闪迪的专利布局则显示出其争夺未来技术制高点的野心——通过构建包含裸片互连、布线方案在内的完整技术壁垒，试图在AI存储市场建立不可复制的竞争优势。这场存储架构的革命最终能否从专利走向量产，将取决于工程化难题的突破速度与产业链协同效率。
