1 月 28 日消息，SK 海力士此前率先推出了 HBM3 高带宽内存芯片，其采用多层堆叠方式，使用 TSV 硅通孔工艺制造，单片容量可达 24 GB，最高带宽可达 896 GB/s。
JEDEC 组织今日公布了 HBM3 内存标准，规范了产品的功能、性能以及容量、带宽等特性。这一代内存相比 HBM2，带宽增加了一倍。独立通道的数量从 8 个增加至 16 个，再加上虚拟通道，使得每个芯片支持 32 通道。芯片可以采用 4 层、9 层、12 层堆叠方式，未来可以扩展至 16 层堆叠，实现单片容量 64GB。
JEDEC 规定每层芯片的容量为 8Gb 至 32Gb 可选(1GB~4GB)，第一代产品预计为单层 16Gb。为了满足市面上对于这类内存可靠性、寿命的需求，HBM3 引入了强大的片上 ECC 纠错功能，同时具有实时报告错误的能力。
供电方方面，HBM3 芯片采用 0.4V、1.1V 两档工作电压，以便提高能效。
美光公司高管表示，HBM3 将使得计算机达到更高的性能上限，同时能耗会有所降低。SK 海力士 DRAM 产品规划副总裁表示，随着高性能计算机和 AI 应用的不断进步，市场上对于更高性能、更高能效的要求比以往更甚。随着 HBM3 标准的发布，SK 海力士很高兴能够为客户带来这类产品，同时增强的 ECC 方案可以提高稳定性。SK 海力士为成为 JEDEC 的一员感到十分骄傲，并很高兴能够与行业伙伴一起，建立一个强大的 HBM 生态体系。
