中国科学院上海微系统与信息技术研究所联合科研团队近日取得重大突破，成功研发出基于相变存储器的亚10毫秒级神经动力系统存内计算芯片。该成果发表于《科学》杂志，通过创新性融合相变存储器的物理特性与存内计算架构，为高保真几何建模领域提供了革命性解决方案。
传统神经动力系统（NDS）在处理流形表面实时变形场时，受限于自适应步长积分与嵌入式神经网络的计算架构，普遍存在数百毫秒级延迟。研究团队突破性地将相变存储器的多阻态存储特性与电导漂移现象转化为功能性计算资源，通过构建SET-RESET-DRIFT映射机制，使芯片在保持微米级建模精度的同时，实现存储与计算功能的深度融合。这种设计有效规避了传统数字电路中频繁数据搬运带来的性能损耗。
芯片采用40纳米制程的1T1R相变单元阵列，其刀片型小电极厚度仅3纳米，相变材料良率达到99.99999%的超高水准。通过16级电导精密切换技术，单个存储单元即可完成复杂矩阵运算，存储密度较传统方案提升两个数量级。测试数据显示，在10-7误差容限下，该芯片单次迭代计算延迟低至2.12毫秒，较现有NDS专用硬件提速最高达36.27倍，功耗降低至1/11.75至1/24.73。
在三维建模应用测试中，该芯片展现出显著优势。针对大脑皮层表面同步重建任务，其系统综合性能较英伟达A100图形处理器提升50.38倍；处理复杂流形网格生成时，性能差距更扩大至478.18倍。这种突破源于芯片架构对几何变换矩阵的天然适配性——相变单元的电导状态可直接映射为变形场参数，配合存内计算架构消除了冯·诺依曼瓶颈。
研究团队透露，芯片已通过多项极端条件测试，在-40℃至125℃温度范围内保持计算精度稳定。其独特的三维集成设计使单芯片可容纳超过10亿个相变单元，为未来开发脑机接口、数字孪生等前沿应用奠定了硬件基础。这项成果标志着我国在新型存储器计算架构领域达到国际领先水平。
