近日，晶圆级扇出型封装及Chiplet集成方案提供商晶通科技宣布成功完成数亿元融资，本轮融资由力合资本、达安基金、安吉两山国控和辰隆集团携手注资。这笔资金将主要用于扩大生产基地二期的封装产线规模，以及加大研发和市场营销的投入。
晶通科技专注于晶圆级扇出型先进封装技术，致力于通过自主研发的FOSIP高密度晶圆级扇出型方案和Chiplet Integration小芯片系统集成方案，满足高性能计算、移动终端和自动驾驶等领域对芯片封装的高要求。其MST Fobic技术能够实现亚微米线宽的高密度互连和多芯片三维堆叠，为国内人工智能产业的崛起提供有力支持。
据市场研究机构Yole的数据显示，全球半导体先进封装市场正在快速增长。扇出型封装市场规模预计将从2023年的27.38亿美元增至2028年的38亿美元，年复合增长率为12.5%。其中，超高密度扇出封装细分领域增速最快，年复合增长率高达30%。与此同时，全球Chiplet市场规模预计将从2023年的31亿美元飙升至2033年的1070亿美元，年复合增长率约为42.5%。这一增长主要受到5G通信、AI芯片和自动驾驶对高算力芯片需求的推动，传统封装技术已难以满足14纳米及以下制程芯片的高密度集成要求。
晶通科技总经理蒋振雷指出，当前超高密度扇出封装和小芯片集成封装市场主要由台积电、三星等国际大厂主导，大陆在整体工艺及生产能力上仍有较大差距。为了打破这一局面，晶通科技通过自主研发的FOSIP晶圆级扇出型和Chiplet Integration双技术路径布局市场。其FOSIP技术可实现三维堆叠，内部互联密度达到2-5微米线宽；而小芯片集成技术则通过嵌入式硅桥，内部互联密度可达0.5微米以下。
蒋振雷还介绍，晶通的MST Fobic技术通过将硅桥取代互联中介层，并使用高密度RDL重布线层替代ABF基板层，显著减小了封装厚度，成本比传统的CoWoS方案降低至少30%。这一方案不仅满足了手机、电脑、平板等AI终端的薄型化需求，还满足了AI芯片内部的高密度互联、高带宽和高通讯速率要求，是国内目前独有的技术能力。
目前，晶通科技的扬州生产基地月产能已达到bumping/wlcsp/ewlb的1万片左右，或Fosip/Fobic的2000-3000片高阶产能。客户覆盖手机、GPU及AI芯片等领域的众多知名客户。在技术层面，晶通科技已构建从设计仿真、中介层加工到封装测试的全流程能力，并掌握了90余项专利。
为了进一步提升产能和技术实力，晶通科技正积极推进封装设备和材料的国产化验证。通过二期产能扩建，公司计划将月产能逐步提升至目前的8-10倍，并实现MST Fobic技术的大规模量产。蒋振雷认为，未来三年将是Chiplet技术的爆发期，特别是对晶圆级封装的需求增速将超过40%。随着3nm以下制程逼近物理极限，先进封装在半导体产业链的价值占比将从现在的15%提升到25%以上。
晶通科技的核心团队成员来自应用材料、苹果、Intel和日月光等全球领先的集成电路制造及封装公司。技术顾问严晓浪是浙江大学微电子学科带头人，研发副总王新拥有十多年的高端fan out和Chiplet封装研发项目经验。总经理蒋振雷在封装行业拥有16年的创业经验，生产团队主要来自华天科技、通富微电等国内封装大厂。
对于此次投资，达安基金合伙人戴韵秋表示，扇出型封装是异构集成的核心驱动力，将重塑半导体产业链价值分配。晶通科技在AI算力爆发周期中占据关键位置，其硅桥方案有望切入国产“英伟达”“AMD”供应链。凭借自主可控的专利技术，晶通科技已成为国产替代的关键力量。
力合资本合伙人唐越也表示，随着半导体制程发展面临瓶颈和美国对我国14nm以上制程的限制，先进封装技术和Chiplet架构成为行业发展的必然趋势。晶通科技在国内率先掌握了高密度晶圆级扇出封装及小芯片集成技术，展现了强劲的发展潜力和广阔的市场前景。
